

3

⑯ BUNDESREPUBLIK

DEUTSCHLAND



DEUTSCHES  
PATENTAMT

# Offenlegungsschrift

⑯ DE 4022545 A1

⑯ Int. Cl. 5:  
H 01 L 21/60

H 01 L 23/482  
H 01 L 23/50

DE 4022545 A1

⑯ Aktenzeichen: P 4022545.3  
⑯ Anmeldetag: 16. 7. 90  
⑯ Offenlegungstag: 23. 1. 92

⑯ Anmelder:


Siemens AG, 8000 München, DE

⑯ Erfinder:

Smola, Jan, Dipl.-Ing., 8000 München, DE; Hörmann, Ewald, Dipl.-Ing., 8150 Holzkirchen, DE; Raisch, Felix, Dipl.-Phys., 8000 München, DE

⑯ Verfahren zum Aufbringen von Löt kontaktstellen auf eine Kontakt schicht eines Halbleiterchips

⑯ Ein Verfahren zum Aufbringen von Löt kontaktstellen (1) auf eine Kontakt schicht (3) von auf einem Wafer erzeugten Halbleiterchips, bei dem die gesamte Kontakt schicht (3) der zu vereinzelnden Halbleiterchips auf der Waferfläche mit einer Löt kontaktstellen struktur (1) versehen wird, soll wesentlich vereinfacht, zeitsparend und damit besonders rationell sein. Die Struktur der Löt kontaktstellen (1) wird mittels einer Oxidmaske (2) vorgegeben, die auf die Kontakt schicht (3) aufgebracht und entsprechend ausgeätzt wird, und die Löt kontaktstellen (1) werden durch Tauchlöten hergestellt. Das erfindungsgemäße Verfahren findet insbesondere beim Herstellen von Laserdioden-Pads Anwendung.



DE 4022545 A1

## Beschreibung

Die Erfindung betrifft ein Verfahren zum Aufbringen von Lötkontaktestellen auf eine Kontaktsschicht von auf einem Wafer erzeugten Halbleiterchips, bei dem die gesamte Kontaktsschicht der zu vereinzelnden Halbleiterchips auf der Waferoberfläche mit einer Lötkontaktestellenstruktur versehen wird.

Zu einer optimalen ohmschen und auch thermischen Verbindung eines Halbleiterchips bzw. eines monolithischen Mikrobausteins, beispielsweise eines LED- oder Laserdiodenchips, mit einem weiteren Bauteil bzw. einer Baugruppeneinheit, beispielsweise einem Kupfer teil, einem Keramikteil, einem Glasträger oder einem Siliziumträger, werden an den Halbleiterchips Lötkontaktestellen bzw. Lötkontaktehügel, sogenannte Lot-Pads bzw. Bumps benötigt.

Bei den heute üblichen Verbindungen von Halbleiterchips mit einem weiteren Bauteil wird der Halbleiter entweder legiert oder verlötet oder mittels Kleber thermisch oder elektrisch leitend auf das Bauteil aufgebracht.

Ein zur Zeit bevorzugtes Verfahren zum Aufbringen von Lötkontaktestellen auf Halbleiterchips besteht darin, daß Lotschichten, z. B. aus Zinn, Blei und Silber, auf eine beispielsweise aus einer Titan, Palladium oder Platin und Gold bestehenden Schichtenfolge gebildete Kontaktsschicht aufgebracht werden. Aus stöchiometrischen Gründen werden dabei die Metalle der Lotschicht durch sogenanntes Blitzverdampfen (flash-evaporation) auf die Kontaktsschicht aufgebracht. Zu diesem Zweck werden die Halbleiterchips auf einem Wafer bzw. einer Halbleitersubstratscheibe als Schichtträger erzeugt, das dann auf einer Seite ganzflächig mit einer Kontaktsschicht bzw. Kontaktsschichtenfolge für beispielsweise Laserdiodenchips versehen wird. Auf diese Wafer- bzw. Kontaktobерfläche wird die später als Verbindungselement dienende Lotschicht aufgebracht, und zwar wiederum ganzflächig durch Flash-Bedampfung. Zum Bilden der gewünschten Lötkontaktestellenstruktur wird die Lotschicht mit einer entsprechend strukturierten Maske versehen, ausgeätzt und dann die Maske entfernt, so daß schließlich nur die gewünschten Lot-Pads bzw. Bumps stehenbleiben, und zwar jeweils mehrere für jeweils einen Halbleiterchip, die dann aus dem Wafer beispielsweise durch Sägen vereinzelt werden.

Ein derartiges Verfahren ist allerdings mit folgenden Nachteilen behaftet. Zum Flash-Bedampfen benötigt man lange Aufdampfzeiten, d. h. die Aufdampfrate ist klein. Zudem ist man bei der Maskierung auf eine komplizierte Fototechnik angewiesen und benötigt eventuell eine zusätzliche Maske bzw. Fotolackschicht. Auch das Ausätzen der gewünschten Anschlußflecken bzw. Lötkontaktehügel bereitet Schwierigkeiten, zumal es sich bei dem abzuätzenden Material um eine Lotmetalllegierung handelt. Schließlich ist auch der abschließende Reinigungsprozeß zeitraubend, so daß für ein derartiges Verfahren ein Zeitaufwand von mehreren Stunden nötig ist. Nahezu die gleichen Probleme entstehen bei dem Aufbringen einer Lotschicht mittels Sputtern oder Auf dampfen — abgesehen davon, daß die Stöchiometrie der Materialien bei dieser Art der Technik nicht eingehalten werden kann.

Der Erfindung liegt die Aufgabe zugrunde, diese Nachteile zu vermeiden und ein Verfahren zum Aufbringen von Lötkontaktestellen auf eine Kontaktsschicht eines Halbleiterchips zu schaffen, das wesentlich vereinfacht, zeitsparend und damit besonders rationell ist.

Diese Aufgabe wird erfundungsgemäß durch ein Verfahren mit den Merkmalen des Anspruchs 1 gelöst.

Vorteilhafte Ausgestaltungen bzw. Weiterbildungen der Erfindung sind Gegenstand zusätzlicher Ansprüche.

5 Die mit der Erfindung erzielten Vorteile bestehen insbesondere darin, daß anstelle eines aufwendigen Flash-Aufdampfens von Lot-Pads und deren komplizierten Ausätzen, die Lötkontaktestellenstruktur lediglich mit einer Oxidschicht als Abdeckschicht bzw. Strukturmaske innerhalb kürzester Zeit durch Tauchlöten hergestellt wird. Die verwendete Oxidschicht, vorzugsweise eine SiO<sub>2</sub>- oder Al<sub>2</sub>O<sub>3</sub>-Schicht, bringt dabei noch weitere Vorteile mit sich. Zum einen läßt sich eine solche Schicht wesentlich leichter ätzen bzw. strukturieren als Lot schichten. Zum anderen bleibt diese Oxidschicht nach ihrem Aufbringen und Strukturieren stehen. Das wiederum hat zur Folge, daß die Oxidschicht in vorteilhafter Weise beim Verbinden der einzelnen Halbleiterchips mit weiteren Bauteilen als Lötstopp verwendet werden kann.

Anhand eines in den Figuren der Zeichnung dargestellten Ausführungsbeispiels wird die Erfindung im folgenden näher erläutert. Es zeigen

25 Fig. 1 eine Draufsicht auf einen Ausschnitt einer erfundungsgemäßen Lötkontaktestellenstruktur und

Fig. 2 einen Laserdiodenchip mit aufgebrachten Löt kontaktstellen.

Die in der Fig. 1 dargestellte Lötkontaktestellenstruktur für einen Halbleiterchip, vorzugsweise für einen Laserdiodenchip gemäß Fig. 2, wird folgendermaßen her gestellt. Ausgegangen wird von einem Wafer, auf dem eine Vielzahl von Halbleiterchips, beispielsweise Laserdiodenchips, monolithisch bereits hergestellt worden ist. Je nachdem, ob die Halbleiterchips später mit anderen Bauteilen in upside up- oder upside down-Montagetechnik weiterverarbeitet werden sollen, wird die eine der Waferoberflächen insgesamt mit einer Kontaktsschicht versehen. Dabei wird als Kontaktsschicht eine Schichtenfolge aus beispielsweise Titan als Haftschicht, Palladium oder Platin als Diffusionsbremse und Gold als elektrisch leitende Schicht bevorzugt verwendet. Auf diese auf eine Waferseite ganzflächig aufgebrachte Kontaktsschicht 3 wird wiederum ganzflächig eine Oxidschicht 2, vorzugsweise SiO<sub>2</sub>- oder Al<sub>2</sub>O<sub>3</sub>-Schicht aufgebracht. 35 Diese Oxidschicht 2 wird anschließend durch Ausätzen so strukturiert, daß die Kontaktsschicht 3 an den Stellen freigelegt wird, an denen die aufzubringenden Lötkontaktestellen 1 vorgesehen sind. Sobald die Kontaktsschicht 3 entsprechend strukturiert ist, wird das Wafer mit der durch die Oxidmaske 2 strukturierten Seite in ein geeignetes Lot eingetaucht und die Lötkontaktestellenstruktur 1 auf dieser Waferseite somit durch Tauchlöten hergestellt. Als Lot ist beispielsweise eine Zinn Blei-Silber-Legierung besonders geeignet. Nach dem 40 Tauchlöten können die Halbleiterchips vereinzelt werden. Jeder einzelne Chip besitzt dann auf seiner Kontaktfläche 3 mehrere Lötkontaktestellen 1, deren Anzahl und Umriß von der Struktur abhängig ist, die der Oxidschicht 2 verliehen wurde. Die Reste der Oxidschicht 2 umgeben dabei die Lötkontaktestellen und dienen beim Verbinden der Halbleiterchips mit anderen Bauteilen in 45 vorteilhafter Weise als Lötstopp.

In Fig. 2 ist als Halbleiterchip ein Laserdiodenchip in Gestalt eines Metal-Clad-Ridge-Waveguide-(MCRW-)Lasers dargestellt. Teile, die nicht unbedingt zum Verständnis der Erfindung beitragen, sind dabei unbezeichnet. Als Grundsubstrat für den Wafer wird beispielsweise InP verwendet. Auf das hochdotierte n<sup>+</sup>-InP-Sub

strat, das an der einen Oberfläche des Wafers bzw. der vereinzelten Laserdioden liegt, ist die Kontaktsschicht 3 aufgebracht. In diesem Beispiel ist die Kontaktsschicht 3 eine Schichtenfolge von einer inneren Titanschicht, einer mittleren Platinschicht und einer äußeren Goldschicht als eigentliche Kontaktobерfläche. Auf der Oberfläche der Kontaktsschicht 3 sind die Lötkontaktstellen 1 durch Tauchlöten unter Verwendung der durch Ätzen strukturierten Oxidschicht 2 angebracht. Als Material für die Lötkontaktstellen wird vorzugsweise eine 10 Zinn-Blei-Silber-Legierung verwendet.

#### Patentansprüche

1. Verfahren zum Aufbringen von Lötkontaktstellen auf eine Kontaktsschicht von auf einem Wafer erzeugten Halbleiterchips, bei dem die gesamte Kontaktsschicht der zu vereinzelnden Halbleiterchips auf der Waferoberfläche mit einer Lötkontaktstellenstruktur versehen wird, dadurch gekennzeichnet, daß die Struktur der Lötkontaktstellen (1) mittels einer Oxidschicht (2) vorgegeben wird, die auf die Kontaktsschicht (3) aufgebracht und entsprechend ausgeätzt wird, und daß die Lötkontaktstellen (1) durch Tauchlöten gebildet werden.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die strukturierte Oxidschicht (2) als Löstopf verwendet wird.
3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß als Oxidschicht (2) eine  $Al_2O_3$ -Schicht auf die Kontaktsschicht (3) aufgebracht wird.
4. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß als Oxidschicht (2) eine  $SiO_2$ -Schicht auf die Kontaktsschicht (3) aufgebracht wird.
5. Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß als Material für die Lötkontaktstellen (1) eine Zinn-Blei-Silber-Legierung verwendet wird.
6. Verfahren nach einem der Ansprüche 1 bis 5, gekennzeichnet durch seine Verwendung zum Aufbringen von Lötkontaktstellen (1) auf eine Kontaktsschicht (3) von Laserdiodenchips.

45

Hierzu 1 Seite(n) Zeichnungen

50

55

60

65

FIG 1




FIG 2

